下面我们来看看PN结合晶体管
1，PN结：
N型半导体：由外层电子数量为4个的原子以及5个的原子组合成杂质晶体，其中4对电子形成共价键，另外多出的一个容易失去变成自由电子，使得原子形成正离子。
P型半导体：由外层电子数量为4个的原子以及3个的原子组合成杂质晶体，其中形成的4个共价键中某一个缺少电子而形成空穴，这个空穴很可能吸引其他的电子过来填充使得原子变成负离子。如下图所示：
2，晶体管
（1）:Source是电流留向的起，Drain是电流流向的始，电流的方向是从Source到Drain。
（2）:开通电源，电流本来应该持续向从Source到Drain，如果Gate满足状况就会有电流导通，如果不满足就截止。
（3）: 对于N型mos管，当来了一个时钟信号导致Gate为高电平的时候，Source端的电子可以流动到Drain端，当Gate为低电平不可以流动
（4）: 对于P型mos管， 当来了一个时钟信号导致Gate为低电平的时候，Source端的电子可以流动到Drain端，当Gate为高电平不可以流动。
我们看到了在晶体管的源极漏极加上电压，电流就会从源极流向漏极，由于源极和漏极之间有沟道，因此电流需要栅极的导通，才可以通电，因此我们可以通过控制栅极的输入来组合成不同的输出，由晶体管组成数字电路的世界，我们可以理解为数字电路的输入和输出的组合关系，输入为栅极，输出为漏极
所有这些物理结构组成了数字电子技术中的逻辑门，基础逻辑门如下：
1，非门：当输入Gate时钟脉冲0，A=0，输出Y=1，当输入Gate时钟脉冲1，A=1，输出Y=0.
2，与非门：由4个晶体管可构成（两个输入都为1的时候输出为0，否则输出为1）
3，与门：由一个与非门加上一个非门即可。
以此类推，所有的电路都是由这三种基本逻辑门电路组合的。此外还包含异或门电路（两个操作数的位中，相同则结果为0，不同则结果为1），对应java里面的与（&），或（|）， 非（~），异或（^）操作。
计算机里面所有的计算都是由这些逻辑门组成，我们看看最基础的器件
一，组合逻辑电路
@@@加法器
其实就是由异或门+与门实现的
然后再看看2位的加法器。我们主要看低位的相加结果D，以及进位C的输出
计算机中的加减乘除运算都是经过诸如此类的方法进行电路合并达到其运算效果，没有例外。
@@@@@编码器
为了区分一系列不同的事物，将其中每个事物用一个二进制码表示，比如ASCI码，键盘上的每一个符号或者字母都对应一个二进制码，编码器就是将一组高低电平信号转变成对应的二进制码，例如键盘的编码器。在我们敲击键盘的时候，对应的高低电平信号就会通过键盘编码器编译成对应的ASCI所对应的二进制码。
又比如00000001电平信号编译成二进制码就是111.也就是7.
@@@@@译码器（和编码器刚好相反）
将输入的不同权重的数据转换成不同进制的电路表现形式，比如8421 译码器。最高位代表8，比如输入为1000，输出电路如果对应的是十进制有十个输出结果对应的就是0010000000，我们可以理解译码器的主要作用就是在不同进制间的转换，比如十进制转换二进制等等，原理大同小异。包括显示译码器。
@@@@@数据选择器
注意：数据选择器的使能端和输出端产生的高阻刚好和译码器相反。
@@@@@数据比较器
二，时序逻辑电路
时序逻辑电路通常由组合逻辑电路+存储电路构成
一般存储电路可以由锁存器和触发器构成，而锁存器和触发器刚好可以由逻辑门电路实现。
1，寄存器：计算机中的记忆元件由触发器组成，而触发器只有两个状态。即“0”态和“1”态，所以每条信号线上只能传送一个触发器的信息。如果要在一条信号线上连接多个触发器，而每个触发器可以根据需要与信号线连通或断开，当连通时可以传送“0”或“1”,断开时对信号线上的信息不产生影响，就需要一个特殊的电路加以控制，此电路即为三态输出电路，又称为三态门。三态电路可提供三种不同的输出值：逻辑“0”，逻辑“1”和高阻态，高阻态主要用来将逻辑门同系统的其他部分加以隔离。三态门电路的输出结构与普通门电路的输出结构有很大的不同，它在电路中增加了一个输出控制端EN(Enable的缩写)。当EN=1时，对原电路无影响，电路的输出符合原来电路的所有逻辑关系。当EN=0时，电路内部所有的输出将处于一种关断状态。
在此之前我们先了解几个概念：
（1）set：置位电路。可以预先为寄存器设置高电平或者低电平。
（2）clr：清除电路。可清楚寄存器内的电平。
（3）L门：高电平时使数据装入、低电平时数据自锁其中的电路。L门专管对寄存器的装入数据的控制
（4）E门（高阻态）：E门即三态门Enable，当选通端E门为高电平时，可将信息从A端送到B端。E门志管由寄存器输出数据的控制。当E为低电平时候，输出组塞（高阻）。
（5）控制字：控制字CON将各个寄存器的L门和E门的按次序排成一列，并且为了避免住处在公共总线中乱窜，规定在某一时钟节拍，只有一个寄存器的L门为高电平，一个寄存器的E门为高电平，从而保证了E门为高电平的寄存器的数据流入到L门为高电平的寄存器中去。
（6）input：输入端数据，只有当coclok上升沿时候输入有效。并且L门为高电平的时候 输入端的数据才会装入触发器。低电平的时候触发器内的内容自锁其中。
（7）output：输出端信号。受到E门控制。
（8）clock：时钟信号
2，计数器：脉冲计数器的基本功能是统计[2]时钟脉冲的个数，即实现计数操作，它也可用于分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序脉冲发生器、[3]分频器、指令计数器等都要使用计数器。
计数器的种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；
（1）同步计数器：实现是将计数脉冲引至所有的[4]触发器的CP端，使应翻转的触发器能够同时的翻转；对于同步计数器，由于时钟脉冲同时作用于各个触发器，克服了异步触发器所遇到的触发器逐级延迟问题。
（2）异步计数器：实现是不将计数脉冲引至所有的触发器的CP端，而是将其它的触发器的输出引至其他的触发器的CP端，是不同时发生的。与同步计数器相比较，由于触发器不是共用同一个时钟源，触发器的翻转不能同时发 生，所以工作速度慢。
3，时序脉冲发生器：在数字控制设备中，经常要用到时序脉冲发生器（又称节拍脉冲发生器或脉冲分配器）。它有许多条输出线，在这些输出线上能依次出现节拍控制电位（或时序脉冲），用以协调机器各部分的动作。计数式时序脉冲发生器主要由计数电路和译码电路组成。主脉冲（计数脉冲）送入计数电路，译码电路译出相应的计数状态，即可得到需要的输出[1] 。采用触发器、移位寄存器、计数器与译码器、脉冲分配器、接口电路与译码器等均能实现时序脉冲发生器，并且具有广泛的实用性及通用性。
总结：我们可以看到由组合电路可以构成计算机的运算部件，包括加减乘除，比较大小，数据选择器，编码器以及译码显示等等，而时序电路主要构成了要参加运算的数据等等，比如寄存器，计数器以及时序脉冲发生器等等。
