前言
Makefile告诉make程序，如何编译，链接，以及处理程序。当执行make指令时，默认情况下会在当前目录下查找 Makefile,GUNmakefile,makefile 和 Makefile文件，或者通过-f 指定的文件，如果没有则提示"make: *** No targets specified and no makefile found. Stop."
Makefile 基础语法
Makefile由若干条规则组成，规则格式如下：
目标（target）: 依赖（prerequisites）
命令（command）
例如：
main : main.o
gcc main.o -o main
main.o : main.c
gcc -c main.c -o main.o
其中 main 是最后生成的目标文件，main.o 是依赖文件，gcc main.o -o main 是编译命令，要注意的是 main.o 是由 main.c 生成的，所以还需要一条编译 main.c 生成 main.o 的规则，这些依赖关系规则共同组成了最后的 Makefile。
make将以MakeFile中的第一个目标作为默认目标，对于如上的例子，执行make和make main是一样的意思
Makefile打印输出
- Makefile是可以利用函数来将字符串输出到标准输出，如：
# 输出字符串 hello world
$(info hello world);
#
info=hello world
$(info $(info));
# 输出error，并且停止make的执行。
$(error error);
执行make的时候添加-n 参数，那么将不执行Makefile中的shell命令，只是执行Makefile的代码，可以用来调试Makefile代码。
在执行Makefile中命令的时候如果命令出现错误，那么整个make的执行会被终止，如果在要执行的命令前加上-，那么将忽略这个命令的错误。
clean:
-rm -f *.o
就算rm命令执行出错，也不会导致make被终止
- 执行make的时候添加-f 参数按照指定的文件名来解析makefile文件，用于写测试makefile
make -f eval
Makefile 变量
Makefile 的变量分为 3 类：
- 用户自定义变量
- 预定义变量
- 环境变量
1、用户自定义变量
变量的定义：
Makefile中变量可以简单的理解为C语言中的宏的概念，有三种定义方式：
- var_name = var_value
如果var_value也是变量，那么var_value变量的值可以延后确定，不建议此方式，会造成变量的嵌套引用，如：
# 如下造成了变量的嵌套引用
A=$(B)
B=$(A)
- var_name := var_value
如果var_value也是变量，那么var_value必须先声明否则var_name的值为空，建议此方式 - var_name ?= var_value
如果var_value已经定义了那么var_name的值为var_value，否则此语句不执行 - var_name += var_value
变量追加定义，var_value的值会追加到var_name中
使用$(var_name) 或者${var_name}来引用变量，如下：
file_name = hello.c
hello:
gcc $(file_name) -o hello
变量的高级用法:
- $(var:.o=.c) 或是 ${var:.o=.c}
代表把变量“var”中所有以“.o”字串“结尾”的替换成“.c”
foo := a.o b.o c.o
bar := $(foo:.o=.c)
执行之后bar的结果为 a.c b.c c.c
- $(var:%.o=%.c)
代表把变量“var”中所有以“.o”字串“结尾”的替换成“.c”
foo := a.o b.o c.o
bar := $(foo:%.o=%.c)
执行之后bar的结果为 a.c b.c c.c
- $(var:%=test/%/fold)
代表把变量“var”中每一个字串前面添加test/;后面添加/fold(后面的可以省略)
foo := a.o b.o c.o
bar := $(foo:%=test/%)
执行之后bar的结果为 test/a.o test/b.o test/c.o
2、预定义变量
Makefile 常见的预定义变量有下面这些：
- AR：库文件维护程序，默认为 ar
- AS：汇编程序，默认为 as
- CC：C 编译器，默认为 cc
- CXX：C++ 编译器，默认为 g++
- ARFLAGS：库文件维护程序选项，无默认值
- ASFLAGS：汇编程序选项，无默认值
- CFLAGS：C 编译器选项，无默认值
- CXXFLAGS：C++ 编译器选项，无默认值
预定义变量可以可以直接引用或者像普通变量那样$$(var_name)一样引用,也可以重新赋值改变它的值(改变后则需要通过$(var_name)方式引用)
file_name = hello.c
CC=gcc
hello:
CC $(file_name) -o hello
执行 CC hello.c -o hello
file_name = hello.c
CC=gcc
hello:
$(CC) $(file_name) -o hello
执行gcc hello.c -o hello
3、环境变量
- $*：不包含扩展名的目标文件名称
- $<：第一个依赖文件名称
- $?：所有时间戳比目标文件晚的依赖文件
- $@：目标文件完整名称
- $^：所有不重复的依赖文件
以 $$^ 和 $@ 为例：
hello : hello.o
gcc $^ -o $@
hello.o : hello.c
gcc -c hello.c
执行结果：
make
# 一共执行了 2 条指令
gcc -c hello.c
gcc hello.o -o hello
Makefile 伪目标
当目标不存在时，例如：
install:
cp hello /usr/local/bin/hello
目录中如果最后没有生成install文件(那么这个目标就称为不存在)，则执行这个目标时 直接执行后面的指令，这样的目标成为伪目标。这种方式的问题是，如果目录中存在一个install的文件，则cp hello /usr/local/bin/hello就不会执行了。可以显示的定义伪目标，如下：
.PHONY: install
install:
cp hello /usr/local/bin/hello
那么，不过目录中是否存在install文件，cp hello /usr/local/bin/hello都会执行
.PHONY 显示指明install为伪目标,可以定义多个伪目标，中间用空格分离
Makefile 包含
一个 Makefile 可以包含另一个 Makefile(或者.mk结尾的文件)，使用 include指令，相当于C语言中的头文件包含，例如：
include dir/Makefile
include ../mk/apm.mk
Makefile 嵌套
在大型的项目中经常需要一个 Makefile 来嵌套调用另一个目录下的 Makefile，相当于C语言中的函数嵌套调用，如下：
submake:
cd dir && gcc hello.c -o hello
make
# 结果
cd dir && gcc hello.c -o hello
submake相当于伪目标，意思是先进入dir，之后执行后面的编译指令。那么最终的目标hello将生成于dir目录中(这里于include不一样，include是包含到当前目录中来执行，嵌套是跳转到指定目录中去执行新的目标)
Makefile 条件判断
格式如下：
ifeq ($(var_name))
...
else
...
endif
注意：前面不能用 table 分隔，来看一个例子：
CC = gcc
hello:
ifeq ($(CC),gcc)
gcc hello.c -o $@
else
gcc hello.c -o hello2
endif
意思很容易理解，当 CC = gcc 时编译的输出文件名为 hello，否则为 hello2，我们看看 make 的结果：
# CC = gcc
make
gcc hello.c -o hello
# CC != gcc
make
gcc hello.c -o hello2
可以看到输出文件名是不同的，说明判断是有效的。
Makeifle 管理命令
Makefile 有几个管理命令需要了解：
-
[-C dir]：读入指定目录下面的 Makefile -
[-f file]:读入当前目录下的file文件为 Makefile -
[-i]：忽略所有命令执行错误 -
[-l dir]：指定被包含的 Makefile 所在的目录
我们这里介绍下前面两个：
比如，我们在 dir 目录下放了 hello.c 和 Makefile 2 个文件，使用下面的 shell 命令来在上一级目录编译：
make -C dir/
# make 结果
make: Entering directory '/home/orange/Desktop/Makefile/hello/dir'
gcc hello.c -o hello2
make: Leaving directory '/home/orange/Desktop/Makefile/hello/dir'
可以看到 make 先进入这个 dir 目录，之后编译，然后退出。
我们可以使用 [-f] 指定一个文件作为 Makefile，例如：
make -f cdeveloper.mk
gcc hello.c -o hello
cdeveloper.mk 内容就是普通 Makefile 的内容，只是名字变了而已，当然名字你可以随意改，但是内容必须符合 Makefile 语法。
