抛砖引玉，这里不讲PL部分，只配置PS部分
新建一个Project，一路下一步到这里选择对应型号
Create Block Design后添加Zynq7 PS部分
双击出来的PS Block，配置功能
配置时钟
配置DDR
Run Block Automation
联好线后Creat HDL Wrapper 然后 Run Synthesis
等它跑完以后可以Export Hardware生成.xsa文件导入Petalinux
1 Pynq-Z2 Vivado 2020.2 工程建立
©著作权归作者所有,转载或内容合作请联系作者
平台声明：文章内容（如有图片或视频亦包括在内）由作者上传并发布，文章内容仅代表作者本人观点，简书系信息发布平台，仅提供信息存储服务。
平台声明：文章内容（如有图片或视频亦包括在内）由作者上传并发布，文章内容仅代表作者本人观点，简书系信息发布平台，仅提供信息存储服务。
推荐阅读更多精彩内容
- 新近入手了一块国产化ZedBoard，全兼容Digilent ZedBoard，物美价廉。通过几天时间摸索，u-b...
- https://blog.csdn.net/vacajk/article/details/77505996[htt...
- 在ZYNQ进阶之路1-4中我们大致了解了ZYNQ PL端的开发流程以及使用verilog硬件描述语言写了几个硬件模...
- 新建工程、 MIO （线程固定好的MIO的使用） led 放在-EMIO 可以勾选上，要几个脚，就输几个。 如果引...
