Makefile的变量与规则（内建）
在Makefile中经常看到很多奇怪的变量，看起来Makefile高大上，看完这篇你也可以写出这样的Makefile
Makefile内置了很多变量，内置了很多规则，在此做一个简单的介绍
首先列出常用的内置变量
常用自动化变量
$< 第一个依赖 test1.o test2.o test3.0 则$< 表示test1.o
$@ 第一个目标 同$<的解释
$^ 所有的依赖 表示所有的依赖
下面这个例子可以查看以上的结果变量
OBJ += src/test.o test_fun1.o
all:test3 test2
@echo build all
test3 test2:$(OBJ)
@echo $<
@echo $^
@echo $@
clean:
rm -f test
.PHONY : clean $(OBJ)
string@asus:~/Projects/makefile$ make
src/test.o
src/test.o test_fun1.o
test3
src/test.o
src/test.o test_fun1.o
test2
build all
隐含规则
make会根据隐含规则根据目标寻找依赖，例如会根据.o文件寻找相应.c，这个隐含的规则到底是怎么样的规则，我们应该如何使用这个规则，以及为什么要这样使用，如何查看makefile隐含的规则。带着这些疑问进入下面的实验
OBJ += test.o
OBJ += test_fun1.o
all:test
@echo build all
test:$(OBJ)
gcc $(OBJ) -o $@
clean:
rm -f $(OBJ)
rm -f test
.PHONY : clean
string@asus:~/Projects/makefile$ ls
Makefile test.c test_fun1.c
string@asus:~/Projects/makefile$ make
cc -c -o test.o test.c
cc -c -o test_fun1.o test_fun1.c
gcc test.o test_fun1.o -o test
build all
string@asus:~/Projects/makefile$ make clean
rm -f test.o test_fun1.o
rm -f test
string@asus:~/Projects/makefile$ make CPPFLAGS=-DDEBUG
cc -DDEBUG -c -o test.o test.c
cc -DDEBUG -c -o test_fun1.o test_fun1.c
gcc test.o test_fun1.o -o test
build all
string@asus:~/Projects/makefile$
仔细查看命令的执行过程，第一次make没有参数，第二次make加入了一个参数 CPPFLAGS=-DDEBUG，输出的结果中也表示了增加的参数生效了，即在生成*.o的过程中加入了-DDEBGU
为什么会加入又有那些变量修改后会影响的编译呢,隐含的规则是什么呢，接下来就解决这个疑问
make 提供了一个内置的参数去查看它的隐含规则
make -p
这个命令输出太长，就不在这里展示了，这里摘要出来对我们演示有用的部分
OUTPUT_OPTION = -o $@
%.o: %.c
$(COMPILE.c) $(OUTPUT_OPTION) $<
COMPILE.c = $(CXX) $(CXXFLAGS) $(CPPFLAGS) $(TARGET_ARCH) -c
看到这个结果是不是阔然开朗，这个是不是和我们平时写的Makefile很相似，也是简单的规则进行的组合，这三行可以清除的看到make是如何生成 .o的，就是使用
CXX CXXFLAGS CPPFLAGS TARGET_ARC -O @<
这一条命令生成的.o，这时就可以进行各种测试了，例如将CXX定一个为 arm-linux-gnu-gcc
将CXXFLAGS 加入编译选项，OUTPU_OPTION加入输出*.map等
makefile还有很多内置的变量和规则，都可以使用make -p 去查看，当然这里的所有变量都是可以用在你的Makefile中，如果能掌握这些隐含规则，可以使你的Makefile简洁很多，希望以后大家多多使用隐含规则，是Makefile看起来简单明了又容易修改，还可以增加很多特性
